intel CPUのキャッシュ構造がAMDと同等になるらしい

あるAnonymous Coward 曰く、

CPUのキャッシュは階層化されておりインテルの場合三段ある。
従来のインテルは上位のキャッシュ階層(高速・少容量)の内容を全て下位(低速・大容量)にも持たせるようにしていた。
メリットはキャッシュのデータを入れ替える際で階層間におけるデータのやり取りが少なくなる。
上位の優先度の下がったデータを削除し階層からデータをコピーすれば良い。
従って高速に動作する。
デメリットは容量の効率が悪くなること。(データにダブリが生まれる)
インテルは従来半導体の集積密度で有利であった。今後その優位性が失われることを見込んでキャッシュの速度ではなくキャッシュの容量を効率的に使用する方向へ舵を切るらしい。
各階層のデータの重複を排除するためキャッシュ容量を100%使用できるようになるわけだ。
反面データの入れ替え時に一時的にデータを保持する領域と処理が必要になるのでキャッシュの速度自体は低下する。

参考そのに
https://ascii.jp/elem/000/000/569/569422/

情報元へのリンク